由于东说念主工智能加快器、图形处理器和高性能诡计应用模范需求量抓续激增两性生活影片，高带宽内存（HBM）的销量正在飙升。

东说念主工智能波浪激发的成本市集对于大言语模子生态的插足使 HBM 每每处于断货情景，因为 HBM 是创建大模子所需数据的首选储存器。况且，为了提高性能而打造的多层高密度构造以及 SRAM（静态马上存取存储器）面对的结果齐将市集对 HBM 的需求推到了更高的维度。

Rambus 高档副总裁兼硅 IP 总司理 Matt Jones 示意："跟着东说念主工智能查考模子的握住扩大，对于硬件层面的性能条件也在握住提高，这就条件内存的改变贬责决策，为了确保东说念主工智能的抓续增长和特出，业界必须链接克服内存带宽和容量方面的进军。"

这种势头很猛进程上由先进封装推进，在许厚情况下，先进封装不错提供比系统级芯片 SoC 更高效的数据旅途。日蟾光半导体（ASE）投资者关系主宰 Ken Hsiang 在最近的财报电话会议上示意："前沿封装正处于爆发的前夕，不管是东说念主工智能、集聚如故其他正在研发的产物，对先进的互连时期的需求相配热烈。"

HBM 与先进封装高度契合。三星半导体副总裁兼 DRAM 产物议论主宰 Indong Kim 在最近的一次演讲中示意：" HBM 定制将迎来一波大波浪，东说念主工智能基础设施的发展需要极高的末端和扩展能力，咱们与主要客户一致觉得，适用于东说念主工智能产物的定制化 HBM 将是枢纽的一步。功率，性能和面积（power， performance and area，简称 PPA）是东说念主工智能贬责决策的枢纽，定制将在 PPA 方面提供紧要价值。"

以前，经济效益严重地结果了 HBM 被粗拙取舍。 硅中介层（协助上基层节点进行信辨认换）价钱崇高，而在前说念工序（FEOL）的存储单元之间处理大齐硅通孔 ( TSV，穿透硅晶圆或芯片的垂直互连时期 ) 相似成本立志。日蟾光半导体的工程和时期营销高档总监曹立宏示意："跟着高性能诡计、东说念主工智能和机器学习带来的需求加多，中介层的尺寸也权贵加多，高成本是其面对的主要污点。"

天然这结果了它在环球市集的劝诱力，但对成本不太明锐的应用（如数据中心）仍发扬出刚烈的市集需求。HBM 的带宽是任何其他存储时期无法比较的，硅中介层的 2.5D 集成还是成为事实上的圭臬。

但客户是贪心的，他们永远在追求更好的性能，这即是为什么 HBM 制造商在握住改良凸块材料和成型材料，竣事从 8 层到 12 层及 16 层 DRAM 的飞跃，从而大略以闪电般的速率处理数据。HBM4 的数据处理速率将在 HBM3E 的基础上有很大的提高，而竣事这一盘算推算的主要计策是将数据线的数目从 HBM3 的 1024 条加多到 2048 条。

在全球市荟萃，有三家主要的公司生产 HBM 内存模块，即好意思光、三星和 SK 海力士。天然他们齐使用 TSV 和微凸点时期（在集成电路封装过程顶用于竣事芯片间互连的小型一语气点），将 DRAM 堆栈和配套开荒集成到先进的封装中，但每家公司取舍的措施略有不同。三星和好意思光在每个凸块层齐加入了非导电薄膜（NCF，该薄膜是一种团员物材料，用于使芯片互相绝缘并保护一语气点免受撞击）及热压键合（TCB，焊合工艺，将芯片与基板固定在一说念）时期。而 SK 海力士则链接取舍倒装芯片大边界回流工艺的模塑底部填充（MR-MUF）决策，该工艺不错将堆栈密封在高导电性成型材料中。

HBM 的垂直一语气是使用铜 TSV 和堆叠 DRAM 芯片之间的缩放微凸块来竣事的，下部缓冲器及逻辑芯片为每个 DRAM 提供数据旅途。产物的可靠性问题很猛进程上取决于回流、粘接和模具反磨过程中的热机械应力，而识别潜在问题需要测试高温使命寿命（HTOL）、温度湿度偏差（THB）和温度轮回，不错通过取舍预处理、无偏湿度和压力测试（uHAST）来笃定各层之间的粘附水平。此外，还需要进行其他测试，以确保耐久使用中不会出现微凸块短路、金属桥接或芯片和微凸点之间的接口分层等问题。夹杂键合是替代 HBM4 代产物微凸块的一种取舍，但前提是赋闲产量盘算推算。

另一项正在研发的时期是 3D DRAM，其参考 3D NAND 闪存时期，将存储单元进行翻转。三星的 Kim 示意：" 3D DRAM 堆叠将大大裁汰功耗和占用的面积，同期摈弃来自中介层的性能进军，内存适度器从 SoC 移到基础裸片（晶圆经过切割测试后莫得经过封装的芯片）将为东说念主工智能提供更多的逻辑空间。咱们驯顺定制 HBM 将竣事性能和末端双双提高，细腻集成的内存和代工能力将为大边界部署提供更快上市及更优质的产物。

这里的总体趋势是将逻辑组件挪动到更结合内存的所在，以便在内存中或内存隔壁推行更多的处理，而不是将数据挪动到一个或多个处理元素。但从系统设想的角度来看，要竣事时期的落地还面对许多费力。

Lam Research 高档封装时期总监 cheping Lee 示意："这是一个答允东说念主心的时候，东说念主工智能如斯火热，HBM 不错储存一切，各家存储器制造商齐在见缝插针地率先生产下一代 HBM。"

对于下一代产物 HBM4， JEDEC（固态时期协会）正忙于制定这些模块的圭臬。同期，JEDEC 将 HBM3E 圭臬的最大内存模块厚度从 720mm 扩展到 775mm，这仍然适用于 40 μ m 厚的芯片。HBM 圭臬笃定了每针传输速率、每个堆栈的最大芯片数目、最大封装容量（单元为 GB）和带宽等参数。圭臬的设置使得设想和经由得以简化，从而匡助 HBM 产物以更快的速率进入市集，现阶段为每两年进行一次产物的迭代。行将推出的 HBM4 圭臬将界说 24Gb 和 32Gb 层，以及 4 层、8 层、12 层和 16 层高 TSV 堆栈。

HBM 的进化史：对工艺和带宽的极致追求

高带宽内存的发展不错记忆到 2008 年，率先的研发愿景是通过这款产物贬责诡计内存面对的功耗和占用面积加多的问题。

三星电子的 Sungmock Ha 过火共事示意："其时，行为最高频段 DRAM 的 GDDR5，其带宽被结果在 28GB/s（7Gbps/ 引脚 x 32 个输入 / 输出端口）。"而 HBM Gen2 的出现使时期竣事要紧的提高，通过将输入 / 输出端口的数目增至 1024 个，在不裁汰频率的情况下，成效竣事了 307.2GB/s 的带宽讲理。

从 HBM2E 运行，厂商通过取舍 17nm 高 K 金属栅工艺（ 行使高 K 介质材料代替惯例栅，不错灵验贬责多晶栅极消耗问题），达到每引脚 3.6Gbps，带宽 460.8GB/s。而现在 HBM3 新推出了每引脚 6.4Gbps 的传输速率，竣事 8 到 12 个芯片堆叠，与上一代相比带宽提高了约 2 倍。

这仅仅故事的一部分，HBM 还一直在向处理时期迫临，以提高性能。

大边界回流焊是最纯属和最低廉的焊合决策。Amkor 的工程和时期营销副总裁 Curtis Zwenger 示意："大多数情况下，齐会取舍大边界回流焊时期，因为开荒装配的成本支拨很大，但后续的生产成本相对较低。这项时期为将芯片与高端模块一语气到封装基板上提供了一种经济实惠且高效的时势。不外，跟着对性能的需求握住提高，以及异构集成（指将多个不同工艺节点单独制造的芯片封装到一个封装里面，以增强功能性和提高性能）模块和高档基板贬责决策空间的日益扩大，其导致的后果是异构集成和基板的翘曲进程加重。而热压时期和 R-LAB（反向激光援救键合）行为传统大边界回流焊的工艺升级，不错更好地处理翘曲问题。"

微凸块金属化工艺通过优化后，不错提高可靠性。若是微凸块与焊盘之间的一语气取舍传统的回流工艺，况且其中含有助焊剂和底部填充材料，则填充的空隙和剩余的助焊剂残留可能导致凸块之间夹带的酿成。为了贬责这些问题，预涂非导电薄膜（NFC）被粗拙取舍，其不错在一步键合工艺中取代助焊剂、填充材料和键合现象，况且不会产生夹带。

三星每一代产物齐会加多 NCF 材料的厚度，NCF 本体上是一种环氧树脂，含有固化剂和其他添加剂。这项时期带来许多克己，稀罕是在更高的叠层上，因为业界正在勉力磨蹭芯片裸片变薄带来的芯片裸片翘曲问题，而其优化的点在于澈底填充凸点周围的底部填充区（为凸点提供缓冲），使焊料流动，幸免空隙产生。

SK 海力士从 HBM2E 产物运行，就将大边界回流模塑底部填充时期改为 NCF-TCB。其导电模具材料是与材料供应商结合开荒的，可能使用私有的打针工艺，这一时期使得 SK 海力士竣事出色的晶体管结温适度。

HBM 中的 DRAM 堆栈被甩掉在缓冲芯片上，由于各家公司齐在勉力将更多的逻辑应用到这一基础芯片上以裁汰功耗，同期还将每个 DRAM 内核与处理器一语气起来，使缓冲芯片的功能在握住加多。每个芯片齐被挑拣出来并甩掉在载体晶圆上，然后回流焊，临了堆叠成型，经过后面研磨、清洁和切割等工序打造坐蓐物。台积电和 SK 海力士文告，晶圆代工场今后将向内存制造商提供基础芯片。

新念念科技研发总监 Sutirtha Kabir 示意："逻辑存储器弥远是市集热心的焦点，尽管这个边界在此前就还是被商讨过。但每一种贬责决策齐将在电力和热能方面面对挑战，这两者是密切干系的。告成影响是热应力（由于温度变化引起材料里面或外部产生的应力），这不仅局限于拼装层级，对扫数这个词系统齐会产生影响。由于可能会使用夹杂键合或者细间距键合时期，热问题对机械应力的影响更值得计议。"

此外，基础逻辑产生的热量也会在逻辑芯片和 DRAM 芯片之间的接口处产生热机械应力。由于 HBM 模块的位置结合处理器，来自逻辑芯片的热量不行幸免地传导到存储器内。SK 海力士的高档时期司理 Younsoo Kim 示意："咱们的数据流露，主机芯片温度每升高 2 ℃，HBM 的温度至少会升高 5-10 ℃。"

NCF-TCB 工艺相似面对挑战。在高温高压下发生的热压键合会导致 2.5D 拼装出现问题，举例特出与底层镍垫之间的金属桥接或界面分层。另外，TCB 自己的产量也相对较低。

对于任何多芯片堆叠而言，翘曲问题与名义材料的推广统共（TCE）不匹配干系，在加工和使用过程中，这会导致温度轮回产生应力。应力每每蚁合在一些枢纽部位，比如在基础裸片和第一个内存芯片之间，以及微凸块层级。产物的仿真模子不错匡助贬责这些问题，但也有部分问题唯一在现实产物应用中才能充分体现其带来的影响。

东说念主工智能应用的运行依赖于对 DRAM 芯片、TSV、集成基本逻辑功能的芯片和多达 100 个去耦电容器的成效拼装和封装。与图形处理器、CPU 或其他类型处理器的结合是一个精密设想的拼装工程，需要扫数组件竣事存机契合，以酿成高产且可靠的系统。

跟着行业从 HBM3 过渡到 HBM4，制造高性能 DRAM 堆栈的工艺只会变得愈加复杂。不外，供应商和芯片制造商也在热心更低成本的替代品，以进一步提高这些高速和不行或缺的内存芯片堆栈的被市集取舍。

本文由雷峰网编译自：https://semiengineering.com/hbm-options-increase-as-ai-demand-soars/两性生活影片